intel AN 837 Design Guidelines za HDMI FPGA IP

Smernice za načrtovanje za HDMI Intel® FPGA IP

Smernice za načrtovanje vam pomagajo pri implementaciji IP-jev Intel FPGA za multimedijski vmesnik visoke ločljivosti (HDMI) z uporabo naprav FPGA. Te smernice olajšajo načrtovanje plošč za video vmesnike HDMI Intel® FPGA IP.

Povezane informacije

• Uporabniški priročnik za HDMI Intel FPGA IP
• AN 745: Smernice za načrtovanje vmesnika Intel FPGA DisplayPort

HDMI Intel FPGA IP Design Guidelines

Vmesnik HDMI Intel FPGA ima podatkovne in taktne kanale Transition Minimized Differential Signaling (TMDS). Vmesnik ima tudi Display Data Channel (DDC) Video Electronics Standards Association (VESA). Kanali TMDS prenašajo video, avdio in pomožne podatke. DDC temelji na protokolu I2C. Jedro HDMI Intel FPGA IP uporablja DDC za branje razširjenih identifikacijskih podatkov zaslona (EDID) ter izmenjavo informacij o konfiguraciji in statusu med virom in ponorom HDMI.

Nasveti za oblikovanje plošče HDMI Intel FPGA IP

Ko načrtujete svoj sistem HDMI Intel FPGA IP, upoštevajte naslednje nasvete za oblikovanje plošče.

• Ne uporabljajte več kot dveh prehodov na sled in se izogibajte prehodom
• Ujemite diferencialno impedanco para z impedanco priključka in sklopa kabla (100 ohmov ±10 %)
• Zmanjšajte poševnost med pari in znotraj parov, da izpolnite zahteve glede poševnosti signala TMDS
• Izogibajte se napeljavi diferencialnega para preko vrzeli v spodnji ravnini
• Uporabite standardne prakse načrtovanja PCB za visoke hitrosti
• Uporabite menjalnike ravni, da zagotovite električno skladnost pri TX in RX
• Uporabite robustne kable, kot je kabel Cat2 za HDMI 2.0

Shematski diagrami

Shematski diagrami Bitec v navedenih povezavah ponazarjajo topologijo za razvojne plošče Intel FPGA. Uporaba topologije povezave HDMI 2.0 zahteva, da izpolnjujete 3.3 V električno skladnost. Če želite izpolniti skladnost s 3.3 V na napravah Intel FPGA, morate uporabiti menjalnik ravni. Uporabite DC-sklopljen reddriver ali retimer kot nivojski preklopnik za oddajnik in sprejemnik.

Napravi zunanjega proizvajalca sta TMDS181 in TDP158RSBT, obe delujeta na povezavah DCcoupled. Potrebujete ustrezen dvig na linijah CEC, da zagotovite funkcionalnost pri medsebojnem delovanju z drugimi potrošniškimi napravami za daljinsko upravljanje. Shematski diagrami Bitec so certificirani s CTS. Vendar je certificiranje odvisno od ravni izdelka. Oblikovalcem platform svetujemo, da končni izdelek potrdijo glede pravilne funkcionalnosti.

Povezane informacije

• Shematski diagram za hčerinsko kartico HSMC HDMI Revizija 8
• Shematski diagram za hčerinsko kartico FMC HDMI Revizija 11
• Shematski diagram za hčerinsko kartico FMC HDMI Revizija 6

Hot-Plug Detect (HPD)

Signal HPD je odvisen od dohodnega +5V signala napajanja, nprample, je lahko zatič HPD uveljavljen le, ko je zaznan signal +5 V Power iz vira. Za vmesnik s FPGA morate signal 5V HPD prevesti v V/I vol.tage ravni (VCCIO), z uporabo voltagPrevajalnik nivoja, kot je TI TXB0102, ki nima vgrajenih uporov za vlečenje. Vir HDMI mora potegniti navzdol signal HPD, tako da lahko zanesljivo razlikuje med plavajočim signalom HPD in visoko glasnostjotagnivo signala HPD. Napajalni signal HDMI ponora +5 V je treba prevesti v FPGA I/O voltage ravni (VCCIO). Signal mora biti šibko potegnjen navzdol z uporom (10K), da se loči lebdeči +5V signal moči, ko ga ne poganja vir HDMI. Napajalni signal vira HDMI +5 V ima zaščito pred preobremenitvijo, ki ne presega 0.5 A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC temelji na signalih I2C (SCL in SDA) in zahteva vlečne upore. Za vmesnik z Intel FPGA morate prevesti nivo signala 5 V SCL in SDA v V/I vol FPGAtage (VCCIO) z uporabo voltagprevajalnik ravni, kot je TI TXS0102, ki se uporablja v hčerinski kartici Bitec HDMI 2.0. TI TXS0102 voltagNaprava za pretvornik nivoja vključuje notranje vlečne upore, tako da vgrajeni vlečni upori niso potrebni.

Zgodovina revizij dokumenta za AN 837: Smernice za načrtovanje za HDMI Intel FPGA IP

Različica dokumenta	Spremembe
2019.01.28	Ime HDMI IP je bilo preimenovano v skladu s prenovo blagovne znamke Intel. Dodano Shematski diagrami razdelek, ki opisuje shematske diagrame Bitec, ki se uporabljajo s ploščami Intel FPGA. Dodana je povezava do shematskega diagrama za Bitec FMC HDMI hčerinsko kartico, revizija 11. Dodanih več nasvetov za oblikovanje v Nasveti za oblikovanje plošče HDMI Intel FPGA IP razdelek.

 

Datum	Različica	Spremembe
januar 2018	2018.01.22	Začetna izdaja. Opomba: Ta dokument vsebuje smernice za načrtovanje HDMI Intel FPGA, ki so bile odstranjene iz AN 745: Smernice za načrtovanje vmesnikov DisplayPort in HDMI in preimenovane v AN 745: Smernice za načrtovanje vmesnika Intel FPGA DisplayPort.

Intel Corporation. Vse pravice pridržane. Intel, logotip Intel in druge znamke Intel so blagovne znamke družbe Intel Corporation ali njenih podružnic. Intel jamči za delovanje svojih izdelkov FPGA in polprevodnikov v skladu s trenutnimi specifikacijami v skladu z Intelovo standardno garancijo, vendar si pridržuje pravico do sprememb katerega koli izdelka in storitve kadar koli brez predhodnega obvestila. Intel ne prevzema nobene odgovornosti ali obveznosti, ki izhaja iz uporabe ali uporabe katere koli informacije, izdelka ali storitve, opisanih tukaj, razen če je Intel izrecno pisno privolil v to. Intelovim strankam svetujemo, da pridobijo najnovejšo različico specifikacij naprave, preden se zanesejo na kakršne koli objavljene informacije in preden oddajo naročila za izdelke ali storitve.

Druga imena in blagovne znamke se lahko zahtevajo kot last drugih.

ID: 683677
Različica: 2019-01-28

Dokumenti / Viri

intel AN 837 Design Guidelines za HDMI FPGA IP [pdf] Uporabniški priročnik AN 837 Design Guidelines for HDMI FPGA IP, AN 837, Design Guidelines for HDMI FPGA IP, Guidelines for HDMI FPGA IP, HDMI FPGA IP

Reference

• Uporabniški priročnik