Tehnični referenčni priročnik za sistem trdega procesorja Altera Cyclone V
Uvod
Sistem trdega procesorja Altera Cyclone V (HPS) združuje dvojedrni procesor ARM® Cortex™-A9 z bogatim naborom perifernih naprav in programabilne logike na enem samem čipu. Zasnovan je tako, da združuje prilagodljivost FPGA tkanine z zmogljivostjo in enostavnostjo uporabe trdega procesorskega jedra, zato je namenjen aplikacijam, ki zahtevajo nizko porabo energije, visoko učinkovitost in stroškovno učinkovitost. Pogosto se uporablja v industrijskem krmiljenju, avtomobilski industriji, komunikacijah in vgrajenih sistemih.
pogosta vprašanja
Kaj je hidroelektrarna Cyclone V?
Cyclone V HPS je sistem na čipu SoC, ki v enem samem čipu združuje dvojedrne procesorje ARM Cortex A9 s tkanino Altera FPGA.
Katere so ključne komponente HPS-ja?
Vključuje dvojedrni procesor ARM Cortex A9, krmilnik SDRAM-a, krmilnike bliskovnega pomnilnika NAND NOR, krmilnike USB, Ethernet, UART, I2C, SPI in DMA.
Katere pomnilniške vmesnike podpira Cyclone V HPS?
Podpira DDR3 DDR2 LPDDR2 SDRAM prek krmilnika trdega pomnilnika, integriranega v podsistem HPS.
Kako HPS komunicira s FPGA strukturo?
Preko visokopasovnih povezav, kot so mostovi AXI HPS-FPGA, FPGA-HPS, lahki mostovi in dostop do SDRAM-a FPGA-HPS.
Kateri operacijski sistemi so združljivi s HPS?
Priljubljene možnosti operacijskega sistema vključujejo Linux, kot sta Yocto ali Debian, FreeRTOS in programsko opremo brez orodij prek orodij ARM DS 5 ali GCC.
Ali lahko FPGA in HPS programiram neodvisno?
Da, HPS in FPGA sta neodvisna podsistema, vendar tesno integrirana. Linux lahko zaženete na HPS-ju, medtem ko FPGA uporabljate za logiko v realnem času.
Katera orodja se uporabljajo za razvoj za Cyclone V HPS?
Intel, prej Altera, ponuja Quartus Prime za načrtovanje FPGA in SoC EDS Embedded Design Suite za razvoj ARM.
Kako se napaja in taktira Cyclone V HPS?
Uporablja več napajalnih tirnic in omogoča prilagodljivo taktiranje s PLL-ji in oscilatorji, ki si jih delita FPGA in HPS.
Ali podpira varen zagon ali šifriranje?
Da, z možnostmi konfiguracije HPS podpira varen zagon prek šifriranih bitnih tokov in preverjanja pristnosti.
Kaj J.TAG ali so na voljo možnosti za odpravljanje napak?
Razhroščevanje lahko odpravljate prek USB Blasterja, JTAGin program za odpravljanje napak serijskega ožičenja (SWD) ter razhroščevalnik ARM DS 5 ali GDB.